S
sohiltri
Guest
Poate cineva să îmi spuneţi dacă este o orice prevedere a cunoaşte valorile stocate în RAM bloc la fiecare clipă mici de timp, prin portul serioal sau în paralel, fără a outputtin valorile de intrare în timpul testin după sinteza în FPGA ....