Aveţi nevoie de ajutor în interfaţă în Verilog - Un ceas de impulsuri?

D

digital-newbie

Guest
Sunt de codificare până o interfaţă în Verilog, care necesită mine pentru a trimite un semnal puls recunoască faptul că rămâne ridicată, pentru o perioadă de un ceas.I sînt stuck cu privire la modul de a face acest lucru.Orice pointerii?

 
de punere în aplicare un nivel de cerere la coadă receving adverse.
ACK = ~ Queue_full & REQ;
Queue_push = REQ & ACK;
Queue_pop = ...

 
Din păcate, faptul că nu ajută-mă pentru că nici nu am o stivă ca structura.Nu sunt sigur cum să genereze un puls care ramane ridicat pentru un ciclu de ceas şi se duce scăzut din nou.Orice alte sugestii ar fi apreciat.Mulţumesc.

 
newbie digital-a scris:

Din păcate, faptul că nu ajută-mă pentru că nici nu am o stivă ca structura.
Nu sunt sigur cum să genereze un puls care ramane ridicat pentru un ciclu de ceas şi se duce scăzut din nou.
Orice alte sugestii ar fi apreciat.
Mulţumesc.
 
Dacă sunteţi generatoare de semnal ACK pe POS unele marginea cererii, aceasta ar putea fi ceva de genul asta ...

req de intrare;
ACK de ieşire;
req_reg reg;

always @ (posedge CLK)
începe
req_reg <= req;
final
atribui ACK = cer & ~ req_reg;

 
newbie digital-a scris:

Sunt de codificare până o interfaţă în Verilog, care necesită mine pentru a trimite un semnal puls recunoască faptul că rămâne ridicată, pentru o perioadă de un ceas.
I sînt stuck cu privire la modul de a face acest lucru.
Orice pointerii?
 
Multumesc pentru ajutor baieti.-Am dat seama.Protocolul a fost ceva de genul asta, am primit un puls cer, efectuaţi o citi sau a scrie operaţiune, apoi trimiteţi citit de date şi un puls ACK înapoi după efectuarea tranzacţiei.Solicitantului, va lua în citit de date atunci când recunoaştem este ridicat.Cum am realizat a fost de conversie că semnalul iniţial cererea într-un nivel folosind un puls Convertor nivel, şi apoi atunci când datele mele este gata, converti acest nivel cer înapoi într-un impuls, folosind un nivel Convertor puls.Nivel de puls şi pulsul la nivel de circuite sunt foarte la îndemână şi simplu.Aceste circuite necesită un flip flop şi o poarta XOR.

 

Welcome to EDABoard.com

Sponsor

Back
Top