8
8k-ROM-ul
Guest
În acest circuit, vreau sa y = 0 atunci când este în = 1 & CLK = 1.
CLK este un puls cu PW = 20ns,
La început, semnalul ÎN este scăzut (IN = 0), şi Y = 1, astfel încât M1 M2 off, M3 ~ pe M6.
Când semnalul ÎN convertit la mare (1), şi Y = 0, astfel încât pe M1 M2, M3 ~ M6 off.În acest caz, IN şi CLK a fost deconectat, iar terminalele de intrare a NAND sunt ridicate, astfel încât y = 0.Dar nu după simularea de hspice, rezultatul este perfect la toate ..
Nu ştiu de ce?care poate da-mi ceva sfaturi?
Ne pare rau, dar ai nevoie de login pentru a vizualiza această ataşament
CLK este un puls cu PW = 20ns,
La început, semnalul ÎN este scăzut (IN = 0), şi Y = 1, astfel încât M1 M2 off, M3 ~ pe M6.
Când semnalul ÎN convertit la mare (1), şi Y = 0, astfel încât pe M1 M2, M3 ~ M6 off.În acest caz, IN şi CLK a fost deconectat, iar terminalele de intrare a NAND sunt ridicate, astfel încât y = 0.Dar nu după simularea de hspice, rezultatul este perfect la toate ..
Nu ştiu de ce?care poate da-mi ceva sfaturi?
Ne pare rau, dar ai nevoie de login pentru a vizualiza această ataşament