Adders în VHDL (Xilinx)

[Osbourne]

Salut,

este mai bine să utilizaţi un simplu " ", în VHDL de codare a sintetiza o vipera sau se folosesc de bază disponibile IP pentru adders?Care este diferenta?Este mai convenabil să scrie pur şi simplu " " atunci când se adaugă semnalul de mai multe autobuze.Când se utilizează componente de bază de anchetă, am să scriu mai multe linii de cod.Pe de altă parte, nucleul IP poate fi optimizat prin Xilinx.Este corect?

Care unul ar trebui sa folosesc?

Cu respect,
Osbourne

 

[yego]

Vă sugerez că ar trebui să încercaţi să sintetizeze un circuit simplu în ambele sensuri şi apoi puteţi compara utilizarea resurselor şi a timpilor implicate.Rezultatele vor varia în funcţie de instrumentul pe care îl utilizaţi, şi, uneori, pe stil de redactare, asa ca incercati mai multe variante de a alege cel mai bun.

ceea ce priveşte yego

 

[wolfheart_2001]

instrumente de obicei, de sinteza contin presynthesied blocuri cu utilizarea optimă a
Resurse FPGA şi adders este una dintre ele, aceste nuclee dau utilizarea optima numai pentru FPGA lui au fost sintetizate privind, desigur utilizând dispozitivul de nuclee specifice, este mai bine, dar aceasta a reduce portabilitatea ur de proiectare pentru a FPGA alte arhitecturi.XILINX, de exemplu, fabricate FPGA cu build-UTT, în care sunt proiectate pentru a berform plus şi operaţiunile de înmulţire repede, dar FPGA altor dont UTT, astfel încât să conţină miezuri de sintetizat depind de arhitectura utilizat, deci, dacă u nevoie doar u optim de utilizare pot folosi aceste nuclee, dar dacă u de a se concentra pe portabilitate a minimiza folosirea lor ca este posibil.succes

 

[SPARC]

De asemenea, depinde de intrare ur-lăţime.Fără îndoială, folosind " " este un soln mai uşor.şi oferă, de asemenea Sinteza instrument pentru a încerca toate logica disponibile pentru a se potrivi cel mai bine în proiectarea.Dar, am încercat să experimenteze acest lucru şi a constatat că cea mai mare parte xst pune în aplicare Ripple Carry Adder.Ultimele FPGA, de asemenea, au un report logică în LUTS.Ce cred că este, dacă nu este Adder constrângere dvs. principal apoi lăsaţi Instrumentul de mâner " ", dar în cazul în care opţiunea de mai frecvente şi nu aveţi grijă pentru H / W atunci ar trebui să mergi pentru IP disponibile sau ur dedicate cu logica rapide.Din nou, este mai mult de durere, dar mai eficiente pentru optimizarea scopul.

 

[jayashree]

folosind " " se poate pune în aplicare orice tip de adders in functie de algoritm.dar, dacă u nevoie de sistemul să opereze în special de viteză sau de optimizare a zonei, apoi u nevoie pentru a merge pentru carrylookahead sau adders carrysave (în special în multiplicatori).cu respect
jayashree
mit

 

[A]

1) miezuri de vipera sunt, de obicei relativ macro-uri plasate,
Prin urmare, ele oferă viteză maximă.
2) există miezuri de vipera-subtractor cu 1, -1, etc funcţii suplimentare.
O astfel de bază este pusă în aplicare cu volumul minim de hardware.
ALU similare după sinteza de obicei oferă volum mult mai mare (in functie de synthesator), sau va trebui să utilizaţi anumit şablon pentru a obţine astfel de ALU.

În anoher situaţii de programare " " este cea mai bună soluţie.