T
tjendon74
Guest
Am încercat să pună în aplicare (în VHDL) un simplu 3-bit contra că este încărcată asynchronously.De procesor pentru a scrie un 8-bit registru, în care 3 din cele de biţi sunt cele care sunt încărcate în contra.Aceste 3-biţi stabili obligaţia de ciclu pentru PWM de ieşire care este gated pe TC din contra.
Oricine a avut nici o experienţă în proiectarea încărcabile contoare VHDL?Vă rog să-mi spuneţi ...
Mulţumesc
tjendon74
Oricine a avut nici o experienţă în proiectarea încărcabile contoare VHDL?Vă rog să-mi spuneţi ...
Mulţumesc
tjendon74