Întrebări cu privire la proiectarea revers a circuitului mixte

[chang830]

Salut,
Recent, am revesed un IC amestecat semnal.Am găsit partea de digital este sintetizat de la nivelul comportamental.Se pare imposibil pentru mine să o înţeleagă.Este imposibil să înţelegem funcţiei sale de la level.I poarta de mirare cum de a analiza aceasta?

Pl.s parts experence dvs. cu mine.

Mulţumesc

 

[Fom]

În cazul în care o parte digitale a fost sintetizat care le utilizează biblioteca standard de celule.Tu nu trebuie extras complet schematice la nivel de tranzistor.Eliminaţi toate straturile de metal şi decalajului digital în blocul de celule standard.Fără a metalelor punct de vedere este mai clar.Extract (restaurarea) schematice din fiecare celula standard.Definiţi funcţia de logica din fiecare celula standard.Apoi, extract (restaurarea) conexiuni.Egal schematice în simboluri de celule standard.Scrie modelul Verilog din fiecare celula standard.
Simula circuitul în modul mixt.
Compara rezultatul cu caietul de sarcini.În cazul în care orice discrepanţă a verifica ceea ce poate fi greşit.Mai a fi tu face greşeală în celulă standard, poate fi în legătură lor.
Succes.

 

[chang830]

Fom a scris:

În cazul în care o parte digitale a fost sintetizat care le utilizează biblioteca standard de celule.
Tu nu trebuie extras complet schematice la nivel de tranzistor.
Eliminaţi toate straturile de metal şi decalajului digital în blocul de celule standard.
Fără a metalelor punct de vedere este mai clar.
Extract (restaurarea) schematice din fiecare celula standard.
Definiţi funcţia de logica din fiecare celula standard.
Apoi, extract (restaurarea) conexiuni.
Egal schematice în simboluri de celule standard.
Scrie modelul Verilog din fiecare celula standard.

Simula circuitul în modul mixt.

Compara rezultatul cu caietul de sarcini.
În cazul în care orice discrepanţă a verifica ceea ce poate fi greşit.
Mai a fi tu face greşeală în celulă standard, poate fi în legătură lor.

Succes.

 

[walker5678]

încerca să găsească o şansă de a opri inversă şi să înceapă înainte de proiectare, să nu faci ca lucrurile pierzi timpul.

 

[chang830]

walker5678 a scris:

încerca să găsească o şansă de a opri inversă şi să înceapă înainte de proiectare, să nu faci ca lucrurile pierzi timpul.

 

[FVM]

that it was designed that way.

Sunt de acord, că este foarte probabil, ca un design digitală a unor complexitate a fost definit de o descriere behavourial, dar mă întreb cum tu cu siguranta a constatat
că acesta a fost proiectat în acest fel.Pentru că nu aţi înţeles logica?

Se presupune, de fapt tu extras logica complete şi este (în principal), unul sincronă, acesta poate fi analizate din punct de vedere al statelor interne, semnale externe şi tranziţii.Acesta este, de asemenea, un fel de (nivel scăzut) Descrierea comportamentale.Problema este, totuşi, că statele interne pot fi grupate în mai multe moduri, care să permită descrieri alternative de înalt nivel.

Astfel, a găsi o descriere semnificativ la nivel înalt are o multime de a face cu înţelegerea intuitivă (respectiv presupunere) din design original.