P
princerock
Guest
Luaţi în considerare o sursă simplă comună cu circuit de sarcină activă aşa cum se arată mai jos:
Presupunând că toate lucrările din tranzistori de saturaţie şi atribui Vov = Vgs-Vt
Swing de iesire ar trebui să fie: Vdd-Vov1-Vov2
Dacă am nevoie un leagan 2V de ieşire şi Vdd = 2.5V, apoi atunci I a putea a lua Vov1 Vov2 <0.5V
Apoi, în conformitate cu specificaţiile, altele (cum ar fi câştig DC) ce pot face calculul prime de marimea M1 şi M2 şi lăsaţi-le să îndeplinească cerinţa de Vov1 Vov2 <0,5.
Dar, în simulare, Vds2 este mult mai mare decât Vds1 şi, astfel, M1, nu se poate lucra în saturaţie (Vds1 <Vgs1-VTN).Acest lucru se datorează faptului că am şi asume Vds = Vov atunci când am făcut calculul, dar în fapt, Vds> Vov, de asemenea, face tranzistori saturate.Evident, am putea vedea că Vds1 Vds2 = Vdd, dar cum pot calcula Vds1 şi Vds2 şi să facă Vds Ture> Vov pentru ambele tranzistori?
Ne pare rau, dar ai nevoie de login pentru a vizualiza această ataşament
Presupunând că toate lucrările din tranzistori de saturaţie şi atribui Vov = Vgs-Vt
Swing de iesire ar trebui să fie: Vdd-Vov1-Vov2
Dacă am nevoie un leagan 2V de ieşire şi Vdd = 2.5V, apoi atunci I a putea a lua Vov1 Vov2 <0.5V
Apoi, în conformitate cu specificaţiile, altele (cum ar fi câştig DC) ce pot face calculul prime de marimea M1 şi M2 şi lăsaţi-le să îndeplinească cerinţa de Vov1 Vov2 <0,5.
Dar, în simulare, Vds2 este mult mai mare decât Vds1 şi, astfel, M1, nu se poate lucra în saturaţie (Vds1 <Vgs1-VTN).Acest lucru se datorează faptului că am şi asume Vds = Vov atunci când am făcut calculul, dar în fapt, Vds> Vov, de asemenea, face tranzistori saturate.Evident, am putea vedea că Vds1 Vds2 = Vdd, dar cum pot calcula Vds1 şi Vds2 şi să facă Vds Ture> Vov pentru ambele tranzistori?
Ne pare rau, dar ai nevoie de login pentru a vizualiza această ataşament