Reguli | recente | subiect RSS | Cauta | Inregistrare | Autentificare

Ceas generație cu JK flip chix



Post new topic Reply to topic EDAboard.com Forum Index -> Analog Circuit Design -> Ceas generație cu JK flip chix
Arabă versiunea Versiunea bulgară Catalană versiunea Versiunea cehă Versiunea daneză Versiunea germană Versiunea în limba greacă Versiunea în limba engleză Limba spaniolă Versiunea finlandeză Versiunea franceză Hindi versiunea Croată versiunea Indoneziană versiunea Versiunea italiană Ebraică versiunea Versiune japoneză Coreeană versiunea Versiunea lituaniană Versiunea letonă Versiunea olandeză Norvegiană versiunea Poloneză versiunea Versiunea portugheză Versiunea română Versiune rusă Versiunea slovacă Versiunea slovenă Sârbă versiunea Versiunea suedeză Filipinez versiunea Ucraineană versiunea Vietnameză versiunea Chineză versiune
Autor Mesaj
robismyname



Alăturat: 17 ianuarie 2008
Posts: 105
A ajutat: 2
Locatia: Central Florida


Post 28 mai 2009 18:47 Ceas generație cu JK flip chix
Sunt utilizand un 26 MHz TCXO împreună cu un JK flip chix pentru a genera o 13MHz ceas că este nevoie de un alt IC. Întrebarea mea este pe ce PIN de JK Flip chix eu conecta la 26 MHz TCXO? Ceas, J sau K?

Ne pare rău, dar ai nevoie de autentificare pentru a vizualiza acest atașament
Back to top
trekkytekky



Alăturat: 04 aprilie 2009
Posts: 58
A ajutat: 5
Locație: Perth


Post 29 mai 2009 14:09 Ceas generație cu JK flip chix
Dacă utilizați acest CI (SN74/54LS107), apoi conectați Oscilator la ceas de aderență și cravată J, K și clar (CLR) ridicat. de iesire va comuta de pe care se încadrează marginea (diviza de 2)
Back to top
robismyname



Alăturat: 17 ianuarie 2008
Posts: 105
A ajutat: 2
Locatia: Central Florida


Post 31 mai 2009 18:18 Re: Ceas generație cu JK flip chix
trekkytekky a scris:
Dacă utilizați acest CI (SN74/54LS107), apoi conectați Oscilator la ceas de aderență și cravată J, K și clar (CLR) ridicat. de iesire va comuta de pe care se încadrează marginea (diviza de 2)


va conecta J, K și clar (CLR) Vcc pentru a fi destul de bun?
Back to top
trekkytekky



Alăturat: 04 aprilie 2009
Posts: 58
A ajutat: 5
Locație: Perth


Post 31 mai 2009 18:50 Ceas generație cu JK flip chix
Conectarea la Vcc ar fi bine, se va trage la intrările de mare. Doar să fie conștient de faptul că are un minim de 107 de ceas redus durata 47nS și un maxim de frecvență 30MHz de la datasheet care l-ați trimis. Deci, vă tcxo se poate de repede pentru a-l în funcție de ciclul de datoria sa de ieșire. Singurul mod de a afla de sigur este să încerce să-l și vezi. Dacă n-are de lucru la ieșirea de chix Flip va fi un ciclu de 50% din taxa, indiferent de ciclul de taxă de intrare.
Back to top
Post new topic Reply to topic EDAboard.com Forum Index -> Analog Circuit Design -> Ceas generație cu JK flip chix
Pagina 1 din 1 Ora este GMT 2 ore


Abuz | | Administrator | | Moderatori | | Sustineti-ne | | harta site
subiect RSS