ceas şi de recuperare a datelor

EDAboard.com Forum Index -> PLD, SPLD, Gal, CPLD, FPGA Design - de recuperare> ceas şi a datelor

Author

Message

vinod_g

Inregistrat pe: 29 noiembrie 2006
Posts: 72
A ajutat: 6

30 decembrie 2008 7:10 ceas şi de recuperare a datelor

Am nevoie de CDR (Clock şi recuperare de date) de module. Este deja disponibile în FPGA sau avem de a proiecta?

ducna

Inregistrat pe: 19 ianuarie 2006
Mesaje: 16

06 ianuarie 2009 5:06 De recuperare Re: ceas şi a datelor

Sunt familar cu Xilinx, asa ca nu am nici o idee pentru alte familii, dar cred că ele sunt destul de aceleaşi. În Xilinx, nu este parte integrată din CDR; cu toate acestea, din fericire, există unele ia act de App, cum ar fi: xapp224, xapp250, xapp868, ... foarte usuful pentru aplicaţii din CDR. De asemenea, puteţi verifica pe Internet cu Google, există o mulţime de informaţii pentru tine

Hope this ajutor,

Google
AdSense
Google Adsense

06 ianuarie 2009 5:06 Ads

amitjagtap

Inregistrat pe: 10 ianuarie 2007
Posts: 124
A ajutat: 6

23 ianuarie 2009 11:53 ceas şi de recuperare a datelor

Salut
În unele din CDR FPGA este acolo. În Xilinx FPGA managerii Ceas sunt acolo. U poate proiecta un simplu n CLK ckt de recuperare a datelor cu ajutorul detectorului de margine şi de combatere a High Frequency ....