Sincrone şi asincrone

EDAboard.com Forum Index -> Electronic elementara Întrebări -> sincrone şi asincrone

Author

Message

ushisna

Inregistrat pe: 06 august 2008
Mesaje: 9

19 august 2008 12:37 Sincrone şi asincrone

Care este diferenţa dintre SRAM asincron şi sincron?

ckshivaram

Inregistrat pe: 21 Apr 2008
Posts: 331
A ajutat: 23
Locatie: romania

20 august 2008 1:59 Re: sincrone şi asincrone

1. Asincrone şi sincrone se referă la faptul că modulele SRAM comunicaţiilor pe care le-au sincronizat pentru a se potrivi procesor (sincrone = "suntem în ton cu procesor", Asynchronous = "Noi nu suntem în armonie cu procesor").
"Asynchronous" SRAM pot introduce, aşteptaţi state în transferurile de date.

2. SRAM poate fi sincron sau asincron. Asynchronous SRAM nu depinde de frecvenţa ceasul procesorului, în timp ce SRAM sincrone sincronizează cu viteza de ceas CPU.

Design 3.Synchronous de memorie oferă mai multe avantaje faţă
Design asincrone de memorie. Cerinţele de sincronizare Simpler permite
sincrone de memorie pentru a funcţiona la frecvenţe mult mai mari, rezultând în
lăţime de bandă mai mare de memorie. Funcţionarea sincronă nu este predispus la erori
pentru că semnalele sunt înregistrate pe margini de ceas, simplificarea de proiectare
proces. A scrie-enable circuit de control nu este necesar, deoarece memoria
bloc de control a scrie generaţie strobe, salvarea pe utilizarea resurselor şi
simplificarea de proiectare. În plus, consumă de memorie sincrone
foarte multă putere, regimul de aşteptare.
întrucât, de memorie Asynchronous vă cere să creaţi o
scrie permite circuit de control pentru a genera un puls de fiecare dată când o scriere
operaţiune are loc. Trebuie să ia în considerare scrie adresa de configurare şi menţineţi apăsată tasta de timp
şi date de configurare şi ţineţi timp pe care se încadrează în creştere şi marginea scrie
a permite puls. Scrie permite trebuie să activezi scrie pe fiecare operaţiune, astfel cum a
Adresa nu se poate schimba în timp ce scrie permite este activ.

insrusingh

Inregistrat pe: 08 iulie 2008
Mesaje: 16

20 august 2008 5:21 Sincrone şi asincrone

Sincrone înseamnă există întotdeauna ceas areference astfel de date şi addressss sunt eşantionate doar pe marginile care se încadrează în creştere şi a clocks.When vorbim despre circuitul asincron it does probă pe care se încadrează în creştere şi edge.obviosly asnchronous sunt mai rapide decât de circuit sincron.

ushisna

Inregistrat pe: 06 august 2008
Mesaje: 9

21 Aug 2008 7:49 Re: sincrone şi asincrone

A scrie-enable circuit de control? a putut tu, te rog lasă-mă să înţeleg acest point.I nu a putut obţine acest termen mai exact? puteţi explica pe scurt? Neutru

Google
AdSense
Google Adsense

21 Aug 2008 7:49 Ads

ckshivaram

Inregistrat pe: 21 Apr 2008
Posts: 331
A ajutat: 23
Locatie: romania

21 Aug 2008 8:20 Re: sincrone şi asincrone

Un circuit programabil este utilizat pentru a modifica scrie permite semnalul utilizate de RAM statică în cache pe bază de sisteme de computere personale. Mai exact, circuitul programabil este folosită pentru a întârzia sau nu întârzie frontul posterior al cache-ului scrie permite (ECV), semnalele în cache pe bază de sisteme de computere personale permiţând astfel de sistem pentru a găzdui o pluralitate de dispozitive de microprocesor.

Un SRAM sincrone care cuprinde un nucleu SRAM având o gamă de memorie de o pluralitate de octeţi, având o pluralitate de octet scrie conducătorilor auto, având amplificatoare sens, şi având I / O tampoanele, o pluralitate de octet scrie registrelor, respectiv, conectat la scrie conducătorilor auto, octet scrie registre selectiv activarea octet corespunzătoare conducătorilor auto să scrie datele de intrare în matricea de memorie în timpul unei operaţiuni a scrie, o pluralitate de intrări de date organizate într-bytes; un octet scrie permite de intrare; o pluralitate de octet scrie factori de producţie, precum şi circuitele octet scrie permite conectarea byte scrie intrările şi octet scrie permite de intrare pentru a scrie un octet registrelor şi selectiv, care provoacă octeţi individuale a intrărilor de date care urmează să fie scrise în miezul SRAM atunci când un nivel prestabilit a afirmat logica este prezent pe octet scrie de intrare şi de a permite, de asemenea, în funcţie de a afirmat la nivel logic pe un octet individuale scrie intrări.

dacă tu dont understand vă rugăm să vină înapoi. Cred că prima parte este simplu şi uşor de înţeles.