Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

EDAboard.com Forum Index -> ASIC Design Metodologii & Instrumente (digital) -> Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

Author

Message

tigerajs

Inregistrat pe: 08 februarie 2006
Posts: 30

20 februarie 2006 3:17 Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

plz ajută-mă

aravind

Inregistrat pe: 29 iunie 2004
Posts: 619
A ajutat: 23
Locatie: romania

20 februarie 2006 3:40 Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

acesta este degetul mare u regula nu ar trebui să utilizeze o = # 5 B;
u a putea folosi # 5 a = b;
, pentru că este blocarea declaraţie.
1.it blocuri valoare b, timp de 5 secunde şi să-l la un
2.a = valoarea b întâmpla după 5 secs.

simillary pentru non-blocarea declaraţia vice-versa
u trebuie să urmeze o <= # 5b
pentru că wont bloc de declaraţiile prevăzute în

jarodz

Inregistrat pe: 12 martie 2005
Posts: 100
A ajutat: 14

20 februarie 2006 6:43 Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

A. # 5 a = b, după ce unitatea de timp 5, simulator de executa atribui o valoare de B la a.
B. a = b # 5, atunci când simulator de a executa această declaraţie,
menţine valoarea curentă a b, şi apoi atribui această valoare keeped la o unitate de timp, după 5.
Acesta este acelaşi cu "<=".

Cu stimă,
Jarod

nand_gates

Inregistrat pe: 19 iulie 2004
Posts: 908
A ajutat: 120

20 februarie 2006 8:32 Re: Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

Acestea sunt moduri de un model de întârziere, de transport şi de întârziere inerţiale în Verilog simulator.
În cazul în care ur sunt familiarizaţi cu VHDL tu vei a lua-o!
I sînt, presupunând interval de timp ca 1ns
# 1 a <= b / / Acest model de transport b întârziere, va apărea la "a" după data de 1 ns
o <= # 1 b / / Acest modele de întârziere inerţială "a" urmează "b" după data de 1 ns, întârziere în additin la acest
orice puls <1ns va primi filtra de la "A"

Plaese se referă link-ul de mai jos pentru VHDL!
http://www.gmvhdl.com/delay.htm

Google
AdSense
Google Adsense

20 februarie 2006 8:32 Ads

novise

Inregistrat pe: 14 februarie 2006
Posts: 12

20 februarie 2006 16:38 Re: Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

atunci când # 1a <= b este utilizat b (t) i se atribuie o în momentul t 1, pe de altă parte, atunci când o <= # 1b este utilizat b (t 1) este atribuit unui în momentul t 1

rsjgs

Inregistrat pe: 14 februarie 2006
Posts: 10

26 februarie 2006 19:37 Re: Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

Diferenţa este că, în primul caz de evaluare a RHS are loc imediat, dar assigment după data de 1 ns. În procesul de evaluare al doilea caz se face după data de 1 ns

darylz

Inregistrat pe: 24 martie 2005
Posts: 132
A ajutat: 4

27 februarie 2006 3:21 Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

nand_gates a spus că este extras!

bracketx

Inregistrat pe: 11 ianuarie 2006
Posts: 12

28 februarie 2006 13:20 Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

hehe, există mai multe explicaţii.

positive_edge

Inregistrat pe: 13 februarie 2006
Mesaje: 6

01 Mar 2006 20:12 Re: Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

1)

# 1 a <= b

Evaluarea cesiune este întârziată de control al momentului.
Expresie RHS evaluate.
Cesiunea este programat şi anume un <--- b (t 1)

2) o <= # 1 b

Expresie RHS evaluate.
Cesiunea este întârziată de control calendarul şi este programată la sfârşitul coada de aşteptare.
Flow continuă pe.
a <- b la t simulare de timp 1

AlexWan

Inregistrat pe: 26 decembrie 2003
Posts: 305
A ajutat: 6

02 martie 2006 9:44 Re: Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

1 # N a <= b
Adăugarea întârzieri la stânga-hand-side (LHS) din nonblocking sarcini de model logicii combinationale este eronată.

Cod:

Modulul de adder_t2 (CO, suma, A, B, CI);
co de ieşire;
output [3:0] suma;
input [3:0] a, b;
CI de intrare;

co reg;
reg [3:0] suma;

întotdeauna @ (A sau B sau CI)
# 12 (CO, suma) <= A B CI;
endmodule

În cazul în care un modificările de intrare la ora 15, apoi, dacă A, B şi CI toate intrările se modifice în timpul 9ns următoare, rezultatele vor fi actualizate cu cele mai noi valorile de A, B şi CI. Acest stil de modelare permis de intrare ci de a propaga o valoare cu suma şi să ieşiri după doar 3ns în loc de necesare 12ns raspandire întârziere.

Deci, nu loc întârzieri la LHS nonblocking de sarcini pentru a modelului logicii combinationale. Acesta este un stil de rău de codificare.

Orice tipi pot obţine inforamtion mai multe detalii de la Clifford E. documentele Cummings. [/ Code]

Weng

Inregistrat pe: 13 ianuarie 2006
Posts: 32

03 martie 2006 20:01 Re: Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

Nu aceste blocarea şi nonblocking atribuire a reflecta circuitul real?

Poate oricine codul de un exemplu?

Vonn

Inregistrat pe: 06 octombrie 2002
Posts: 254
A ajutat: 2

06 martie 2006 2:25 Re: Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

-vă că nu ... Aici este un exemplu:

Dacă scrieţi în procesul de dvs.:

a = 1;
b = a;
c = b;
Acestea sunt de blocare atribuire a = b = c = 1 şi circuitul generat va fi de 3 tampoane conectate la fiecare altora

1 --- [tampon ]---> o --- [tampon ]---> b --- [tampon ]---> C

în timp ce în cazul în care aţi scris-o să utilizaţi non-blocare

a <= 1;
b <= a;
c <= b;

Acest lucru este Nonblocking atribuirea că înseamnă:
A = 1
b = valoarea vechi dintr-un
c = valoarea vechi de b

si a circuitului de real va fi f / f în loc de tampoane

1 --- [f / f ]---> o --- [f / f ]---> b --- [f / f ]---> c

yuenkit

Inregistrat pe: 20 ianuarie 2005
Posts: 110
A ajutat: 5

10 martie 2006 10:21 Re: Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

întârziere de transport şi inerţială întârziere,

Weng

Inregistrat pe: 13 ianuarie 2006
Posts: 32

14 martie 2006 3:41 Re: Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

Citat:

Nu aceste blocarea şi nonblocking atribuire a reflecta circuitul real?

Poate oricine codul de un exemplu?

Îmi pare rău că nu am face la întrebarea mea clar.

Ceea ce am vrut să întreb este dacă aceste blocarea şi nonblocking misiuni cu întârzieri reflectă în circuitul real. Cum întârzierile în ambele misiuni de a sintetiza circuit?

shiv_emf

Inregistrat pe: 31 august 2005
Posts: 641
A ajutat: 16

09 septembrie 2006 18:18 Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

Vonn a dat frumos exemplu! îl pot utiliza pentru proiectarea registrul de deplasare? /

archillios

Inregistrat pe: 29 iunie 2005
Posts: 98
A ajutat: 4

12 septembrie 2006 16:53 Re: Care este diferenţa dintre un # 1 <= B şi o <= # 1 b

AlexWan are dreptate, că este un stil de codare rău atunci când este utilizat în modelarea logica combinationale. Vă mulţumim pentru Alex!
a se vedea codul de mai jos:

/ *
rău exemplu Stil de redactare
* /
Modulul de adder_t2 (CO, suma, A, B, CI);
co de ieşire;
output [3:0] suma;
input [3:0] a, b;
CI de intrare;

co reg;
reg [3:0] suma;

întotdeauna @ (A sau B sau CI)
# 12 (CO, suma) <= A B CI; / / non bad-bloc de întârziere cesiune Stil de redactare
endmodule
TB modul;
reg [3:0] a, b;
CI reg;
wire [3:0] suma;
co Wire;
adder_t2 dut (. Co (CO),. suma (sumă),. a (a),. B (b),. CI (CI));
iniţial
începe
# 0 (A, B, CI) = (4'h1, 4'h1, 1'h0);
# 50;
# 11 (A, B, CI) = (4'h2, 4'h5, 1'h1);
# 5 (A, B, CI) = (4'he, 4'h0, 1'h1);
# 9 (A, B, CI) = (4'h5, 4'h1, 1'h0);
# 50;
Display $ ( "noapte bună");
$ stop;

final
endmodule
/////////////////////////////////////////
un comportament neaşteptat va fi văzut.

după ce a / b / CI este schimbat, co (, suma) <= A B CI; este programată la 12 unităţi de timp mai târziu, înainte de ora de venit este, orice schimbare de a / b / CI va afecta ( CO, suma), astfel încât întârzierea nu este # 12.